PATENT ABSTRACTS OF JAPAN

(11)Publication number:

06-204336

(43) Date of publication of application: 22.07.1994

(51)Int.CI.

H01L 21/78

H01L 31/10

H01L 33/00

(21)Application number: 05-292713

(71)Applicant: VICTOR CO OF JAPAN LTD

(22) Date of filing:

28.10.1993

(72)Inventor: MURATA TOSHIYA

(30)Priority

Priority number : 04312758

Priority date : 28.10.1992


Priority country: JP

(54) DIVIDING METHOD OF SEMICONDUCTOR SUBSTRATE

(57)Abstract:

PURPOSE: To divide a semiconductor substrate into semiconductor elements independent of its crystal orientation, to enable chippings and cracks to be less produced on the cut surface of the divided substrate, and to lessen the cut surface and its vicinity of the divided substrate in processing distortion by a method wherein a scribe mark is provided onto the semiconductor substrate, and the substrate is divided along the scribe mark.

CONSTITUTION: Semiconductor elements 4 are formed on the surface of a semiconductor substrate 1, a half die-cut groove 2 is continuously provided to the rear of the substrate 1 corresponding to a boundary between the adjacent semiconductor elements 4, a solid scribe mark 3 is provided to the surface of the semiconductor substrate 1 between the adjacent semiconductor elements 4 extending from the one end of the substrate 1 to the other end, and a force is vertically provided to the substrate 1 along all the half die-cut groove 4 or a part of it.



LEGAL STATUS

[Date of request for examination]

31.03.1997

[Date of sending the examiner's decision of

27.07.1999

rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]
[Number of appeal against examiner's decision of rejection]
[Date of requesting appeal against examiner's decision of rejection]
[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平6-204336

(43)公開日 平成6年(1994)7月22日


(51)Int.Cl. ⁵ H 0 1 L 21/78 31/10	識別記号 T L	庁内整理番号 8617-4M 8617-4M	FI		技術表示箇所
33/00	А	7376-4M			
·		8422-4M	H01L	•	Z 情求項の数 2(全 6 頁)
(21)出顧番号	特願平5-292713		(71)出願人 000004329 日本ピクター株式会社 神奈川県横浜市神奈川区守屋町 3 丁目12番 地 (72)発明者 村田 俊哉		
(22)出顧日	平成 5年(1993)10月28日				
(31)優先権主張番号					
(32)優先日 (33)優先権主張国			神奈川県横浜市神奈川区守屋町 3 丁目12番 地 日本ピクター株式会社内		
(30) 医儿童上派国	14 (J1)			75 G4-C77 V	
					FP04-0/64-
	•				FP04-0/64- 00WO-HP
				·	04.11.09
					SEARCH REPORT

(54)【発明の名称】 半導体基板の分割方法

(57)【要約】

【目的】 半導体基板を分割する時、分割に必要な幅を スクライブ痕幅程度に出来るようにし、それにより分割 方向を半導体基板の結晶方位に依存せず、分割面にチッ ピングやクラックの発生の少ない且つ分割面近傍に加工 歪の少ない半導体基板の分割方法を提供する。

【構成】 半導体素子4を、複数個形成した表面を有する半導体基板1において、前記半導体素子4と隣接する半導体素子4との間の表面に対応する裏面に、連続するハーフダイス溝2を、この半導体基板1の一端から他端まで付け、前記半導体素子4と隣接する半導体素子4との間の表面に、連続するスクライブ痕3を、この半導体基板1の一端から他端まで付け、この半導体基板1に垂直な力をこのハーフダイス溝2の全長または一部に加えた。



【特許請求の範囲】

【請求項1】半導体素子を複数個形成した表面を有する 半導体基板において、この半導体素子とこの半導体素子 に隣接する分割されるべき半導体素子との間にあり、こ の半導体基板の表面上の領域を二分する、この半導体基 板の表面に垂直な平面を、溝内に含み、この半導体基板 の所定の厚さに応じた所定の深さを持つ連続するハーフ ダイス溝を、この半導体基板の一端より他端まで、この 半導体基板の裏面に付け、前記半導体素子とこの半導体 素子に隣接する分割されるべき半導体素子との間にある この半導体基板の表面上の領域を二分する、所定の幅を 持つ直線状の連続するスクライブ痕を、この半導体基板 の一端から他端まで、この半導体基板の表面に付け、こ の半導体基板に垂直な力をこのハーフダイス溝の全長ま たは一部に加えることを特徴とする半導体基板の分割方 法。

【請求項2】請求項1記載の半導体基板の分割方法により、半導体基板上に形成された複数の半導体素子から構成された半導体素子アレーを個々の半導体素子に分離した後、この個々の半導体素子を前記半導体素子アレーと同じピッチに再配列することにより新たな半導体素子アレーを得る事を特徴とする半導体素子アレーの製造方法。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、半導体基板の分割方法 に係わり、特に複数のLED素子又は複数のフォトダイ オード素子を形成した半導体基板の分割方法に関する。 【〇〇〇2】

【従来の技術】以下、添付図面を参照して、従来の技術を説明する。図2は、従来例及び本発明の一実施例の半導体基板の分割方法を説明するための半導体基板を小面図である。図2において、1は、半導体基板を示し、4は、半導体基板上に形成されたLED素子又はフォトダイオード素子を示す。5は、複数のLED素子又はフォトダイオード素子から構成されるLED素子アレー又はフォトダイオード素子アレーを示す。6は、LED素子アレー又はフォトダイオード素子アレーを半導体基板から切り離す分割線である。

【0003】例えば、LED装置を製造するとき、図2に示すように、複数のLED素子4が1枚の半導体基板1上に形成される。複数のLED素子4は、1個のLED素子アレー5を形成し、複数のLED素子アレー5は、1枚の半導体基板1上に形成されている。LED装置の特性に応じて、1個のLED素子アレー5を構成する、複数のLED素子4の形状及び配列のピッチが決定されている。各LED素子アレー5は、LED素子の分割線6によって、それぞれ半導体基板1より切り離されて取り出される。LED素子の分割線6の幅は、半導体基板1の分割が容易に出来る幅に決められている。

【0004】ところで、従来、半導体基板の分割方法に は2種類の方法が知られている。一つの方法は、フルダ イス法である。すなわち、ダイサーを用いて半導体基板 を所望の形状に切断分離分割する方法である。この方法 は、回転するブレードによる切断であるため、ブレード 厚程度の切断代が必要である。現状の薄いブレード厚 は、25 μ mであり、このときの切断代は、約40 μ m である。さらに、切断代以外に、切断面にチッピングが 発生すること、切断面から半導体基板内部に向かってク ラックが発生すること、従って切断面近傍には加工によ る残留歪みが発生するため、これらの及ぶ幅を考慮する 必要がある。この幅は、おおよそ10µmである。即 ち、分割に必要な幅は、最小限約60μm以上である。 このため、フルダイス法は、半導体基板上に形成される 半導体素子が、それぞれ60μm以上離れているような 半導体基板の分割に使用される。

【0006】しかし、この方法により分割出来る位置は 劈開面に沿った位置に限定されること、及び劈開により 破断出来る長さもせいぜい10数mmであり、この方法 の適用出来る半導体基板の大きさ形状には制限がある。 同時に、劈開面に沿って分割するため、精度の良い分割 をするためには、半導体素子を形成する際のパターンニ ングの位置決めを正確に行う必要がある。

[0007]

【発明が解決しようとする課題】ところで、半導体基板上に形成される複数の半導体素子の特性を全て均一にすることは非常に困難である。種々の原因により、いくらかの特性不良品が発生するし、特性良品の素子においても、特性は、分布を持つ。

【〇〇〇8】このため、例えば、LED素子アレーから 構成されるスキャナー用ヘッドを製造する場合、所定の ピッチを持って配置された複数のLED素子から構成さ れるLED索子アレーの形成されている半導体基板を一 旦個々のLED素子に分割し、特性の合わないLED素 子を取り除き、次に取り除かれたLED素子の有った場 所に、残されたLED素子と特性の揃ったLED素子を 配置し、LED索子アレーを構成し配線組立後、スキャナー用ヘッドにする。

【0009】しかし、分解能の優れたヘッドを得るには LED索子アレーの配列ピッチを小さくする必要がある が、上述のフルダイス法のような、従来の半導体の分割 方法では、分割に必要な幅は約60 μ mでありミクロン オーダーの精密な分割が不可能であるので、分解能の優 れたヘッドを得ることは出来なかった。

【OO10】このため、通常はLEDアレーの形成され る半導体基板の結晶の劈開性を利用する半導体基板の分 割方法を用いる。この方法によれば、分割面にチッピン グやクラックが発生することは少なく、又分割面近傍に 加工歪みを残す事も少ないため分割面の近傍まで特性の 優れたLED素子を形成することができる。この分割方 法では、通常スクライブ痕は、ピンポイントスクライバ によって付けられる。スクライブツールに印加される荷 重は、約5gから20gの範囲である。この条件下で得 られるスクライブ痕幅は、10μm以上になる。そのた め、半導体素子に影響を与えない箇所に、スクライブ痕 が付けられる。しかしながら、半導体基板の端部に付け た複数のスクライブ痕を起点に劈開を起こしても、きれ いに分割できる長さは、せいぜい10数mm程度であ り、しかも、劈開の起こる場所のばらつきのため、分割。 に必要な幅は約10μm程度であり、しかも、必ずし も、常にきれいに劈開が起こるわけではなく、分割の歩 留まりは良くなかった。

【0011】又、LED素子を半導体基板上に形成するとき、パターンニングによってLED素子の配置を決定するが、半導体基板結晶の劈開面に対して正確に配置しなければならない。半導体基板の結晶方位は、ファセットの結晶方位が既知であるので、これを基準に必要な方位を選択出来る。しかし、ファセットの結晶方位は誤差を含む。同様に、マスクアナライザによるパターンニングも誤差を含む。以上の理由により、半導体基板の劈開性を利用する半導体基板の分割方法において、分割に必要な分割幅は、 10μ m以下にすることは出来なかった。

【0012】そこで、本発明は、半導体基板を分割する時、分割に必要な幅をスクライブ痕幅程度に出来るようにし、それにより分割方向を半導体基板の結晶方位に依存せず、分割面にチッピングやクラックの発生の少ない且つ分割面近傍に加工歪の少ない半導体基板の分割方法を提供する事を目的とする。

[0113]

【課題を解決するための手段】本発明の半導体基板の分割方法は、半導体素子を複数個形成した表面を有する半導体基板において、この半導体素子とこの半導体素子に隣接する分割されるべき半導体素子との間にあり、この半導体基板の表面上の領域を二分する、この半導体基板の 所定の厚さに応じた所定の深さを持つ連続するハーフダイス溝を、この半導体基板の一端より他端まで、この半導体基板の裏面に付け、前記半導体素子との間にあることに隣接する分割されるべき半導体素子との間にあるこ

の半導体基板の表面上の領域を二分する、所定の幅を持つ直線状の連続するスクライブ痕を、この半導体基板の一端から他端まで、この半導体基板の表面に付け、この半導体基板に垂直な力をこのハーフダイス溝の全長または一部に加えることにより、上述の目的を達成するものである。

[0014]

【実施例】以下、添付図面を参照して本発明の一実施例を説明する。図1は、本発明の半導体基板の分割方法の一実施例を説明するための半導体素子アレーの部分拡大斜視図である。この図1は、図2にて前述の半導体基板1の一部分を示すものである。図1において、1は、半導体基板を示す。2は、ハーフダイス溝を示す。3は、スクライブ痕を示す。4は、半導体基板上に形成されたLED素子を示す。5は、半導体基板上に形成されたLED素子アレーを示す。

【0015】<第1実施例>半導体基板 1はGaAIA s/GaAs s s/gaAs gaAs ga

【0016】まず、この半導体基板1の裏面の、LED素子4間のLED素子4を分離している領域の中央線の位置に、溝幅120 μ m満深さ100 μ mの連続するハーフダイス溝2を、ブレード厚100 μ mのダイサーを用いて付けた。さらに、半導体基板1の表面の、LED素子4を分離している領域の中央線の位置に、ピンポイントスクライバを用いて、連続するスクライブ痕3を付けた。スクライブ痕3幅を小さくするために、市販のピンポイントスクライバを改良してツール荷重を小さく出来るようにした。この小さいツール荷重条件で付けられたスクライバ痕2の幅は0.8 μ mであり、深さは0.4 μ mであった。

【0017】次に、この半導体基板1の表面を上にして、半導体基板1をクリーバにセットした。クリーパのエッチの面方向とスクライパ痕2の進行方向とを一致させて、エッヂを突き上げた。この結果、スクライパ痕2の位置で半導体基板1は分割された。分割面には、大きなチッピングは無く、あるのは1μm以下のチッピングであった。クラックはなかった。分割面近傍の加工歪みについては、LED素子4の特性を測定した結果、無い事が分かった。分割幅は、分割して得られた2個のLE

D素子4を、16 μ mピッチで再配列した結果、約2 μ mと評価出来た。

【0018】なお、上述の本発明の実施例1では、半導体基板の厚さが300 μ mの時、ハーフダイス溝の深さを100 μ mとした場合の結果について述べたが、半導体基板の厚さが200 μ m以下の場合には、ハーフダイス溝が無くても、分割に必要な幅はスクライブ痕の幅程度で、分割できる。

【0019】 <第2実施例>図1及び図2に示す半導体基板1はGaAsP/GaAsより構成されている。この半導体基板1の厚さは 300μ mである。しED素子アレー5の間隔は、 8125μ mである。初めに、それぞれのLED素子アレー5を、前述の図2に示すLED素子アレーの分割線6に沿って、フルダイスによって分離した。LED素子アレー5内の複数のLED素子4は、 12μ m× 12μ mの形状を持ち、ピッチ16 μ mで配置されている。すなわち、LED素子4間の間隔は 4μ mである。パターンニングの際には、結晶面内方位には、格別の注意を払わなかった。このLED素子4間のLED素子4を分離している領域の中央部を、本発明による半導体基板の分割方法により分割した。

【0020】図3は、本発明の半導体基板の分割方法の第2実施例を説明するための半導体基板の部分拡大断面図である。図3において、2 a は第1ハーフダイス溝を、2 c は、V型ハーフダイス溝をそれぞれ示す。まず、この半導体基板1の裏面の、LED素子4間のLED素子4を分離している領域の中央線の位置に、溝幅60 μ m溝深さ100 μ mの連続する第1ハーフダイス溝2 aを、ブレード厚40 μ mのダイサーを用いて付けた(図3(a))。次に、この第1ハーフダイス溝2 aのほば中央の位置に、溝幅40 μ m溝深さ50 μ mの連続する第2ハーフダイス溝2 bを、ブレード厚25 μ mのダイサーを用いて付けた(図3(b))。

【0021】さらに、半導体基板1の表面の、LED素子4間のLED素子4を分離している領域の中央線の位置に、ピンポイントスクライバを用いて、連続するスクライブ痕3を付けた。スクライブ痕3幅を小さくするために、市販のピンポイントスクライバを改良してツール荷重を小さく出来るようにした。この小さいツール荷重条件で付けられたスクライバ痕2の幅は0.8 μ mであり、深さは0.4 μ mであった。

【0022】次に、この半導体基板1の表面を上にして、半導体基板1をクリーバにセットした。クリーバのエッチの面方向とスクライバ痕2の進行方向とを一致させて、エッヂを突き上げた。この結果、スクライバ痕2の位置で半導体基板1は分割された。分割面には、大きなチッピングは無く、あるのは1μm以下のチッピングであった。クラックはなかった。分割面近傍の加工歪みについては、LED素子4の特性を測定した結果、無い

事が分かった。分割幅は、分割して得られた2個のLED素子4を、16 μ mピッチで再配列した結果、約2 μ mと評価出来た。

【0023】なお、上述の本発明の第2実施例では、ハーフダイス溝を第1ハーフダイス溝と第2ハーフダイス溝の2段溝とした結果について説明したが、図3(c)に示す先端角が60~90°であるV型ハーフダイス溝を形成しても、良好な分割結果を得る事が出来る。また、半導体基板の厚さが300 μ mの時、ハーフダイス溝の深さを100 μ mとした場合の結果について述べたが、ハーフダイス溝の深さは、半導体基板の厚さの30~55%の範囲であれば、分割の際のチッピングは無く、あるのは1 μ m以下のチッピングであり、クラックはなかった。

【0024】〈第3実施例〉図1及び図2に示す半導体基板1はGaAlAs/GaAsより構成されている。この半導体基板1の厚さは300 μ mである。LED素子アレー5の間隔は、100 μ mである。初めに、それぞれのLED素子アレー5を、前述の図2に示すLED素子アレーの分割線6に沿って、フルダイスによって分離した。LED素子アレー5内の複数のLED素子4は、12 μ m×12 μ mの形状を持ち、ピッチ16 μ mで配置されている。すなわち、LED素子4間の間隔は4 μ mである。パターンニングの際には、結晶面内方位には、格別の注意を払わなかった。このLED素子4間のLED素子4を分離している領域の中央部を、本発明による半導体基板の分割方法により分割した。

【0025】まず、半導体基板1の表面の、LED素子4間のLED素子4を分離している領域の中央線の位置に、ピンポイントスクライバを用いて、連続するスクライブ痕3を付けた。スクライブ痕3幅を小さくするために、市販のピンポイントスクライバを改良してツール荷重を小さく出来るようにした。この小さいツール荷重条件で付けられたスクライバ痕2の幅は0.8 μ mであり、深さは0.4 μ mであった。さらに、この半導体している領域の中央線の位置に、溝幅120 μ m溝深さ100 μ mの連続するハーフダイス溝2を、ブレード厚100 μ mのダイサーを用いて付けた。

【0026】次に、この半導体基板1の表面を上にして、半導体基板1をクリーバにセットした。クリーバのエッチの面方向とスクライバ痕2の進行方向とを一致させて、エッチを突き上げた。この結果、スクライバ痕2の位置で半導体基板1は分割された。分割面には、大きなチッピングは無く、あるのは1 μ m以下のチッピングであった。クラックはなかった。分割面近傍の加工歪みについては、LED素子4の特性を測定した結果、無い事が分かった。分割幅は、分割して得られた2個のLED素子4を、16 μ mピッチで再配列した結果、約2 μ mと評価出来た。

【0027】なお、上述の本発明の実施例では、半導体基板の厚さが 300μ mの時、ハーフダイス溝の深さを 100μ mとした場合の結果について述べたが、半導体基板の厚さが 200μ m以下の場合には、ハーフダイス溝が無くても、分割に必要な幅はスクライブ痕の幅程度で、分割できる。


【0028】以上、上述の本発明の各実施例では、LED素子アレー内のLED素子を分割した場合の結果について述べたが、半導体基板から、各LED素子アレーを分離する場合のように、半導体基板全面にわたって分割する場合にも、分割に必要な幅はスクライブ痕を付けた後ハーフダイス溝をつけても、逆に、ハーフダイス溝を付けた後にスクライブ痕を付けても、同様に、分割に必要な幅はスクライブ痕の幅程度で、分割できる。また、一般に、基板分割は、順メサ方向と逆メサ方向では、分割の難易度が異なる(基板材料の種類により、いずれかの方向が困難方向になる)が、本発明の分割方法によれば、一これらの方向に関係なく、分割に必要な幅はスクライブ痕の幅程度で、分割する事ができる。

【0029】さらに、上述の本発明の実施例では、LED素子アレーを分割して、LED素子に分離したが、このときの分割幅は2μmであることを示した。従って本発明の半導体基板の分割方法によれば、LED素子アレー又はフォトダイオード素子アレーに於いて、特性の不良な素子を分離して、その部分に特性の良好な素子を再配置することにより、高密度に配列されたしかも特性の揃ったLED素子アレー又はフォトダイオード素子アレーを得る事ができる。

[0030]

【発明の効果】以上説明したように、本発明の半導体基板の分割方法は、半導体素子を複数個形成した表面を有する半導体基板において、この半導体素子とこの半導体素子に隣接する分割されるべき半導体素子との間にあ

[図1]



り、この半導体基板の表面上の領域を二分する、この半 導体基板の表面に垂直な平面を、溝内に含み、この半導 体基板の所定の厚さに応じた所定の深さを持つ連続する ハーフダイス溝を、この半導体基板の一端より他端ま で、この半導体基板の裏面に付け、前記半導体素子とこ の半導体素子に隣接する分割されるべき半導体素子との 間にあるこの半導体基板の表面上の領域を二分する、所 定の幅を持つ直線状の連続するスクライブ痕を、この半 導体基板の一端から他端まで、この半導体基板の表面に 付け、この半導体基板に垂直な力をこのハーフダイス溝 の全長または一部に加えることにより、前記半導体基板 を分割する時、分割に必要な幅をスクライブ痕幅程度に 出来、それにより分割方向を前記半導体基板の結晶方位 に依存せず、分割面にチッピングやヘアクラックの発生 の少ない且つ分割面近傍に加工歪の少ない半導体基板の 分割方法を提供する事が出来る。

【図面の簡単な説明】

【図1】本発明の半導体基板の分割方法の一実施例を説明するための半導体素子アレーの部分拡大斜視図である。


【図2】本発明の半導体基板の分割方法の一実施例を説明するための半導体基板の上面図である。

【図3】本発明の半導体基板の分割方法の第2実施例を 説明するための半導体基板の部分拡大断面図である。

【符号の説明】

- 1 半導体基板
- 2 ハーフダイス溝
- 2a 第1ハーフダイス溝
- 2b 第2ハーフダイス溝
- 2c V型ハーフダイス溝
- 3 スクライブ痕
- 4 LED素子
- 5 LED素子アレー
- 6 LED素子アレーの分割線

[図2]



[図3]

